CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - logic design

搜索资源列表

  1. wzq.zip

    0下载:
  2. 采用图的逻辑形式来设计五子棋胜利状态的数据结构,FIG' s logic design in the form of the state of the data structure of the Gobang victory
  3. 所属分类:Games

    • 发布日期:2017-11-09
    • 文件大小:1062
    • 提供者:杨鹏
  1. Dependence-Logic

    0下载:
  2. This book contains knowledge on logical analysis user s requirements and how to design proper system
  3. 所属分类:software engineering

    • 发布日期:2017-12-08
    • 文件大小:1293314
    • 提供者:zhao
  1. multimedia-management-report

    0下载:
  2. 多媒体管理系统的需求说明书,主要包括需求分析、逻辑设计、E-R图设计-Multimedia management system requirements specification, including needs analysis, logic design, ER diagram design, etc.
  3. 所属分类:Project Design

    • 发布日期:2017-12-03
    • 文件大小:949896
    • 提供者:ss
  1. System-Verilog-and-HDL-skills

    1下载:
  2. 这个教程讲了如何用SystemVerilog写一个CPU,这个教程是和视频专辑http://i.youku.com/u/UMTExNzExOTgw/videos一起使用的,而且里面讲了一些FPGA的逻辑设计技巧-This tutorial about how to use SystemVerilog write a CPU, this tutorial is used in conjunction with, and the video album http://i.youku.com/u/UM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:3183976
    • 提供者:易瑜
  1. quartus

    0下载:
  2. Quartus II使用教程,Quartus II是Altera公司推出的CPLD/FPGA开发工具,Quartus II提供了完全集成且与电路结构无关的开发包环境,具有数字逻辑设计的全部特性-Quartus II using the tutorial, Quartus II Altera Corporation launched CPLD/FPGA development tool, Quartus II development kit provides a fully integrated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:2343235
    • 提供者:王天广
  1. bch_dec

    0下载:
  2. BCH编解码 Features : – allows to correct up to 2 errors. – supports 16/32/64/128 bit memories (typical memory word sizes). – operates on complete memory words in a single cycle. – pure combinational logic design-The double error correcting (DE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1099259
    • 提供者:luobing
  1. traffic-lights-design

    0下载:
  2. 用MSI芯片设计一个时序逻辑电路,实现交通灯的功能(包括红绿灯的交替点亮,以及黄灯的闪烁)-MSI chip to design a sequential logic circuit, traffic lights (including traffic lights alternately light and yellow light flashing)
  3. 所属分类:transportation applications

    • 发布日期:
    • 文件大小:31040
    • 提供者:郭超
  1. Automatic-pencil-sharpener

    0下载:
  2. 针对自动售铅笔机的数字逻辑设计,开发工具为Quartus II 5.1。内含完整报告和可运行程序文件。可做学习参考,于君共勉。-Pencil vending machine of digital logic design, development tools for the Quartus II 5.1. Containing the full report and run the program file. Do as a reference in the king of mutual enc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:559302
    • 提供者:张宁
  1. VHDL-four-selected-a-data-selector

    0下载:
  2. 数字电路与逻辑设计实验 四选一数据选择器VHDL语言实现-Digital circuits and logic design experiments four selected a data selector VHDL language
  3. 所属分类:Other systems

    • 发布日期:2017-11-10
    • 文件大小:28165
    • 提供者:mu小磊
  1. VHDL-design-technique

    0下载:
  2. 可编程逻辑器件(plc)VHDL设计教程-Programmable logic devices (plc) VHDL Design Tutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:12240437
    • 提供者:Mir Huang
  1. Design-of-Ternary-Logic-Combinational-Circuits.ra

    0下载:
  2. this the basic ppt of designing the terneray logic/-this is the basic ppt of designing the terneray logic/
  3. 所属分类:Project Design

  1. mux16

    0下载:
  2. 在该实验中就是要利用时序逻辑设计方法来设计一个16 位乘法器-In this experiment is to use sequential logic design method to design a 16-bit multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1020
    • 提供者:王世豪
  1. mux16

    0下载:
  2. 利用FPGA时序逻辑设计16位乘法器。利用时序逻辑设计可以使整体设计具备流水线结构-Sequential logic design using FPGA multiplier 16. Sequential logic design allows the use of the overall design with pipeline structure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1913
    • 提供者:cuixiao
  1. New-Fuzzy-nNetwork-design-using-Genetic-Algorithm

    0下载:
  2. In this paper a Conventional PD Controller and Fuzzy Neural Controller for trajectory tracking of mobile robot platform is presented. Using computed torque method is given input- torque on mobile robot wheels. The locomotion control structure is
  3. 所属分类:matlab

  1. yaopianyes

    0下载:
  2. 北邮小学期数字逻辑课程设计药品装瓶系统最终版-BUPT primary drugs of digital logic design course final version bottling system
  3. 所属分类:LabView

    • 发布日期:2017-04-17
    • 文件大小:398657
    • 提供者:xiaoki
  1. pinlvji0710yes

    0下载:
  2. 北邮小学期数字逻辑课程设计之频率计最终版html-BUPT primary frequency of digital logic design course meter final version html
  3. 所属分类:LabView

    • 发布日期:2017-04-17
    • 文件大小:303895
    • 提供者:xiaoki
  1. top

    0下载:
  2. 北邮小学期数字逻辑课程设计之电子钟最终版本,top实现-The final version of the electronic bell BUPT elementary curriculum of digital logic design, top to achieve
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:329858
    • 提供者:xiaoki
  1. coder83

    0下载:
  2. 基于VHDL的8-3优先编码器模块,din0-din7八位二进制输入编码后输出三位编码结果。采用正逻辑设计,高电平有效。-8-3 priority encoder module, based on VHDL din0- din7 eight binary input encoded output three coding results. Adopt positive logic design, high level effectively.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:328442
    • 提供者:杜雨峰
  1. uart2bus_latest

    0下载:
  2. Logic design case study
  3. 所属分类:Other systems

    • 发布日期:2017-05-06
    • 文件大小:1218926
    • 提供者:vincentho
  1. MATLAB-Fuzzy-logic-toolbox-function

    2下载:
  2. MATLAB模糊逻辑工具箱函数包括各种网络设计与训练的子程序,网络的设计者可以根据自己的需要去调用工具箱中有关神经网络的设计训练程序。-MATLAB fuzzy logic toolbox function includes a variety of network design and training of a subroutine, network designers can need according to oneself to call about the design of the
  3. 所属分类:matlab

    • 发布日期:2015-05-26
    • 文件大小:2048
    • 提供者:ljh
« 1 2 ... 5 6 7 8 9 1011 12 13 14 15 ... 45 »
搜珍网 www.dssz.com